cachelijn

Een cachelijn is de kleinste verplaatsbare eenheid tussen het hoofdgeheugen en de cache van een computerprocessor. Gegevens uit het hoofdgeheugen worden in blokken van de grootte van een cachelijn in de cache geladen en onderhouden, samen met metadata zoals een tag en statusbits. De grootte van een cachelijn varieert per systeem, maar op moderne processors is 64 bytes gebruikelijk; er bestaan ook systemen met 32 of 128 bytes.

Een cache bestaat uit meerdere lijnen, georganiseerd in sets bij een set-associatieve structuur. Elke lijn bevat data en metadata: een tag die overeenkomt met het gevraagde adres, een geldigheidsbit en vaak een dirty-bit om aan te geven of de inhoud is gewijzigd ten opzichte van het hoofdgeheugen. Bij een geheugenadres wordt gekeken of de gevraagde data aanwezig is in een lijn in de cache (een hit). Bij een miss wordt de relevante lijn opgehaald uit de volgende geheugenniveaus en in de cache geplaatst, soms ten koste van een andere lijn (evictie). Bij write-operaties kan de lijn vuil worden (dirty), wat bij een write-back cache later naar het hoofdgeheugen geschreven wordt. In veel systemen wordt bij een write-miss een lijn eerst opgehaald (write-allocate) voordat het schrijven plaatsvindt; sommige caches voeren write-no-allocate uit.

Prestaties worden deels bepaald door spatial locality: aangrenzende data in dezelfde cachelijn kunnen samen worden geladen; het vullen van lijnen en prefetching beïnvloeden latency en throughput. Een belangrijke programmeerregel is het voorkomen van false sharing: wanneer meerdere threads data binnen dezelfde cachelijn bewerken, kunnen caches elkaar onnodig blokkeren en prestaties verminderen. Uitlijnen en padding van datastructuren met betrekking tot de cachelijngrootte kunnen dit beïnvloeden.

Voor coherentie tussen cores wordt in multi-core systemen vaak een cache-coherentieprotocol gebruikt, zoals MESI (Modified, Exclusive, Shared, Invalid). Dit protocol zorgt ervoor dat wijzigingen in één kern zichtbaar zijn voor andere kernen en voorkomt verouderde data in caches. Een cachelijn kan dus tussen kernen gedeeld worden, met regels voor statusovergangen en invalidatie.