Phasenregelschleifen

Eine Phasenregelschleife (PLL, phase-locked loop) ist ein Rückkopplungssystem, das die Phase eines Oszillators an eine Referenzphase anpasst und diese synchronisiert. Typische Bausteine sind ein Phasenvergleich (Phase Detector), ein Loop-Filter, ein Verstärker und ein spannungsgesteuerter Oszillator (VCO). Das Ausgangssignal des VCO wird mit dem Referenzsignal verglichen, und der daraus resultierende Fehlersteuerungssignal dient der Regelschleife, den Phasenfehler zu minimieren. Im Gleichgewicht ist die Phasendifferenz konstant; bei idealer Regelung kann sie gegen Null gehen oder einen festen Offset einnehmen, während der VCO Frequenz entsprechend dem Fehler angepasst wird.

Analoge PLLs nutzen kontinuierliche Signale, während digitale PLLs (DPLL bzw. ADPLL) digitale Phasenvergleicher, Zähler und Regler verwenden. Oft kommt ein Phasen-Frequenzdetektor (PFD) zum Einsatz, der eine größere Sperrweite ermöglicht. All-digital PLLs werden vollständig in Logik implementiert. Die Regelschleife arbeitet typischerweise mit negativer Rückkopplung, um eine stabile Synchronisation zwischen Referenz und VCO zu erreichen.

Wichtige Kennwerte sind Sperrbereich (Lock range) und Einschalt- bzw. Aufnahmebereich (Capture range), Loop-Bandbreite, Dämpfung (Stabilität) sowie das Rauschverhalten, insbesondere Phasenrauschen und Jitter. Die Loop-Filterstruktur beeinflusst Stabilität und Reaktion; gängig sind Proportional-Integral- (PI) und mehrstufige Filter.

Anwendungen umfassen Frequenzsynthese, Taktsignalerzeugung und Taktverteilung in Mikroprozessoren, Clock Recovery in Kommunikationssystemen und Demodulation von Modulationssignalen. Phasenregelschleifen bieten präzise Frequenz- und Phasenstabilität, erfordern jedoch sorgfältige Auslegung zur Minimierung von Rauschen und Instabilität.