CPUcachehiërarchieën
CPU-cachehiërarchieën verwijzen naar de gelaagde set van snelle cachegeheugens die tussen de centrale verwerkings eenheid (CPU) en het hoofdgeheugen liggen. Het doel is om de latentie en bandbreedte van gegevensverwerking te verbeteren door veel geraadpleegde gegevens en instructies in snellere caches te plaatsen. Typisch bestaan deze hiërarchieën uit meerdere niveaus: L1, L2, L3 en soms L4. L1-caches zijn het kleinst en snelst en bevatten meestal aparte instructie- en datacaches per kern. L2 is groter en iets langzamer maar blijft meestal privé per kern. L3 is groter en kan gedeeld zijn tussen meerdere kernen; de latentie is hoger dan bij L1 en L2. Sommige systemen bieden ook een L4-cache, vaak ondieper en groter, die optioneel op diepte kan functioneren.
Insluiting (inclusivity) en exclusiviteit zijn belangrijke ontwerpkeuzes. In inclusieve caches bevindt data die in lagere niveaus
Missers in caches worden onderscheiden in compulsieve, capaciteit- en conflictmissen. Vervangingsbeleid (bijv. LRU-achtige methoden) en voorspellingsmechanismen