PLLsystemen

PLLSystemen, oftewel fasevergrendelingslussen, zijn controle- en synthesessystemen die de fase en vaak de frequentie van een outputsignaal afstemmen op een referentiesignaal. Een typische PLL bevat een fasedetector, een lusfilter, een spanninggestuurde oscillator (VCO) en meestal een frequentieverdeler aan de uitgang. De fasedetector vergelijkt de fase (en soms de frequentie) van het referentiesignaal met het doorgestuurde uitgangssignaal. Het foutsignaal wordt door het lusfilter geleid en dient als correctiesignaal voor de VCO. Bij vergrendeling komt de uitgangsklank overeen met een veelvoud van het referentiesignaal, bijvoorbeeld f_out ≈ N × f_ref in systemen met een delingsfactor N.

Typen en varianten

Analoge PLL’s (APL) gebruiken doorgaans een continu lusfilter en VCO, terwijl digitale PLL’s (DPLL) digitale verwerking en FPGA- of ASIC-implementaties kennen. Veel gebruikte ontwerpen zijn integer-N PLL’s, fractional-N PLL’s en all-digital PLL’s (ADPLL). Door deling van de uitgang kan een relatief hoge referentie-frequentie gekoppeld worden aan lagere referenties, terwijl toch hogere uitgangsfrequenties ontstaan.

Toepassingen

PLLSystemen worden veel ingezet voor klokgeneratie en distributie in microprocessoren en digitale systemen, in communicatie- en radiosystemen, voor frequentiesynthese, demodulatie en datarecovering. Ze spelen ook een cruciale rol bij jitterreductie en signaalstabilisatie in diverse elektronische apparaten.

Belangrijke kenmerken

Belangrijke ontwerpkenmerken zijn lusbandbreedte, fase- en klokruis (jitter), lock-time, capture-range en de aanwezigheid van spurs. Ontwerpkeuzes zijn een afweging tussen snelle vergrendeling, stabiele werking en lage ruis.