Cachehierarchien

CacheHierarchien sind mehrstufige Zwischenspeicherstrukturen in der Computerarchitektur, die dazu dienen, die Latenzzeit beim Zugriff auf den Hauptspeicher zu reduzieren. Typischerweise bestehen CPU-Cache-Hierarchien aus mehreren Ebenen, meist L1, L2 und L3, wobei L1 am schnellsten und kleinsten ist und L3 größer und langsamer. Oft existieren getrennte Caches für Befehle (I-Cache) und Daten (D-Cache); in vielen Designs ist der L1-Cache pro Kern, während L2 und L3 unterschiedlich implementiert sein können (L2 oft pro Kern, L3 meist gemeinsamer Cache).

Die Effizienz einer Cache-Hierarchie hängt von räumlicher und zeitlicher Lokalität ab: Daten, die kürzlich verwendet wurden oder nahe benachbarte Daten betreffen, treten mit hoher Wahrscheinlichkeit erneut auf. Caches verringern Zugriffe auf den Hauptspeicher, verbessern den Datendurchsatz und senken Energieverbrauch.

Designentscheidungen umfassen Größe, Assoziativität (direkt abbildend, n-Wege), Cache-Line-Größe, Ersatzpolitik (z. B. LRU) sowie Schreibpolitik (Write-Back vs. Write-Through). Missarten umfassen Kompulsions-, Kapazitäts- und Konflikt-Misses und beeinflussen die Leistung.

In Mehrkernsystemen muss Cache-Kohärenz gewährleistet sein. Protokolle wie MESI oder MOESI regeln Aktualisierungen, Invalidationen und Schreibzustände. Snooping- oder Directory-basierte Ansätze werden verwendet; Caches können inklusiv, exklusiv oder nicht inklusiv zueinander sein.

Vorhersage-basierte Vorabrufe (Prefetching) versuchen, künftige Zugriffe zu antizipieren, um Misses zu reduzieren. Neben CPU-Caches existieren weitere Cache-Ebenen in Speichersystemen, Betriebssystemen und Anwendungen, die dazu beitragen, Latenzen zu reduzieren.