Adressbusse

Adressbusse sind die Signalleiter, über die Adressen vom Zentralprozessor zu Speicher- oder I/O-Komponenten übertragen werden. Sie sind in der Regel unidirektional vom Prozessor zu den Peripheriebausteinen und bilden zusammen mit dem Adressdecoder das System der Speicheradressierung. Die Leitungen arbeiten oft in Tri-State-Logik, damit mehrere Bausteine den gleichen Bus nutzen können, ohne gegenseitig Signale zu störend zu beeinflussen.

Die Breite eines Adressbusses, gemessen in Bits, bestimmt den adressierbaren Adressraum. Ein n-Bit-Adressbus erlaubt 2^n eindeutige Adressen. Übliche Größen sind 8, 16, 20, 24, 32, 48 und 64 Bit. In Byteadressierung entspricht dies der maximalen Speichergröße; z. B. ein 20-Bit-Adressbus deckt maximal etwa 1 Megabyte ab. Mit Virtualisierung wird die physische Adressbreite oft durch den Speicherverwaltungsunit in eine physische Adressierung übersetzt, während virtuelle Adressen für Programme sichtbar bleiben.

Adressbusse unterscheiden sich vom Datenbus. Der Adressbus überträgt nur Adressen, dient der Lokalisierung von Speicherzellen oder Peripherie-Register, während der Datenbus die eigentlichen Nutzdaten transportiert und oft bidirektional ist. In älteren Systemen wurden Adress- und Datenleitungen gelegentlich gemeinsam genutzt (mulitplexed Adress-/Datenbusse), um Pin-Anzahl zu sparen; hierfür wird die Adresse mit speziellen Signalen wie ALE demultiplexiert.

Moderne Systeme nutzen häufig separate Adressleitungen oder integrierten Speichercontroller, der Adresssignale vom Prozessor empfängt und an den Speicher weiterleitet. Die Architektur von Adressbusse beeinflusst die maximale Speicherkapazität, die Speicherzugriffsgeschwindigkeit und die Komplexität der Speicherverwaltung.