Käskyarkkitehtuureja

Käskyarkkitehtuureja kuvaa prosessorin ohjelmointi- ja suoritusalusta, joka määrittelee, mitkä käskyt prosessori ymmärtää, miten ne koodataan ja miten muistia, rekistereitä sekä I/O:a käsitellään. Usein puhuttaessa viitataan käskysetin arkkitehtuuriin (instruction set architecture, ISA), joka on prosessorin julkinen makroarkkitehtuuri. ISA asettaa ohjelmoinnin rajapinnan ja keinot, joilla ohjelmakoodi voidaan siirtää koneen suorituskykyyn.

Tärkeimmät elementit ISA:ssa ovat käskykokonaisuus (käskyt ja niiden opcodes), osoitteistumistavat (esim. suora, rekisteri-viittaus, välinäinen osoite), rekisteristö ja sen roolit, muistijärjestelmä sekä sanakoon (8/16/32/64 bittiä) ja tiedon hallinta. Lisäksi määritellään poikkeukset ja keskeytykset, sekä I/O:n käsittely. ISA voi tukea erilaisia muistijärjestelmiä, kuten von Neumann- tai Harvard-arkkitehtuureja, ja se vaikuttaa ohjelmointikielten käännösten kohdistamiseen.

Käskyarkkitehtuureita jaetaan usein RISC- ja CISC-suuntauksiin. RISC-pohjaiset arkkitehtuurit tähtäävät yksinkertaisiin, samankokoisiin käskyihin ja suurena pidettyyn suorituskykypotentiaaliin, kun taas CISC-arkkitehtuuri sisältää monimutkaisempia käskyjä, jotka voivat suorittaa useita perustoimintoja yhdellä käskyllä. Tunnettuja esimerkkejä ovat x86 (CISC), ARM (usein RISC-pohjainen), MIPS ja RISC-V (avoin ISA).

Käskyarkkitehtuuri ei yksin määritä suorituskykyä; mikrokoodi- tai mikrosuoritusmalli sekä mikorarkkitehtuuri (ts. toteutustapa) vaikuttavat ratkaisevasti toteutukseen ja energiatehokkuuteen. ISA:n valinnat heijastuvat ohjelmointikielien, kääntäjien ja käyttöympäristöjen rakentamiseen sekä yhteensopivuusvaatimuksiin.