instruksjonspipeline

Instruksjonspipeline er en organisering av prosessorens arbeid som deler behandlingen av en instruksjon i flere faser som utføres overlappende. Hensikten er å øke gjennomstrømningen ved å bruke datapathen mer kontinuerlig, slik at flere instruksjoner behandles samtidig i forskjellige stadier.

I en typisk instrumentell 5-stegs pipeline består fasene av fetch (IF), decode/operandinnhenting (ID), utførelse (EX), tilgang til minne (MEM) og skrive tilbake til register (WB). En instruksjon flyter gjennom disse fasene; hver syklus fullfører en fase for én instruksjon samtidig som den neste instruksjonen begynner i IF-stasjonen. Resultatet er høyere instruksjonstakt per klokke enn ved en ikke-pipeline arkitektur.

Utfordringer i pipeline-design kalles hazards. Datahazards oppstår når en instruksjon er avhengig av resultatet av en tidligere instruksjon. Kontrollhazards oppstår ved grensebeslutninger som påvirker hvilken instruksjon som skal kjøres neste gang. Strukturelle hazards skjer hvis datapathen ikke har nok ressurser til å håndtere overlappende forespørsler. Løsninger inkluderer datapath-foroning (forwarding), stansing (stall), hazard-detektering, branch prediction og spekulativ utførelse.

Fordeler med instruksjonspipeline er høyere gjennomstrømning og bedre utnyttelse av datapathen, som ofte fører til lavere gjennomsnittlig latency per instruksjon i lange kjeder. Ulemper inkluderer kompleksiteten i styring, risiko for avvik ved grener og behov for avanserte teknikker for å håndtere hazards.

Historisk har mange arkitekturer anvendt og videreutviklet pipelining siden 1960-årene, blant annet i MIPS, ARM og x86-prosessorer. Moderne prosessorer bruker ofte mer avanserte varianter, som out-of-order utførelse, dypere pipeliner og avansert prediksjon, som bygger videre på grunnprinsippene om overlappende utførelse.