Lisälogiikka

Lisälogiikka on digitaalisessa suunnittelussa käytetty termi, jolla tarkoitetaan ydintoimintojen ulkopuolella olevia loogisia lohkoja, jotka täydentävät tai ohjaavat järjestelmän toimintaa. Sen tehtävänä on toteuttaa toimintoja, joita päälogiikka ei suoraan kata, kuten ajoitus-, väylä- ja käyttöliittymälogiikka sekä virheiden havaitseminen ja hallinta. Lisälogiikka voi olla sekä yhdistelmälogiikkaa (combinational) että peräkkäistä logiikkaa (sequential), ja se toteutetaan usein erillisillä loogikkipiireillä, rekistereillä ja tilakoneilla tai ohjelmallisena kontrollilogikkana.

Tyypillisiä toteutustapoja ovat lisäohjauslohkoja, kuten tilakoneet, dekoodaus- ja koodauslogiikka sekä erilaiset yhdistelmät niiden avulla. Lisälogiikka sijoittuu usein prosessorin ja liitäntöjen väliin tai sisältyy protokollien hallintaan ja datavirran koordinointiin. Sen tavoitteena on lisätä järjestelmän toiminnallisuutta ilman suuria muutoksia ydinyksikön rakenteeseen.

Esimerkkejä lisälogiikasta ovat pariteetin ja virheentunnistuksen generaattorit, debouncing-kytkimet, reunatunnistuslogiikka, kellokannan ylityksen hallinta sekä väylä- ja protokollahallinta. Myös valvonta- ja watchdog-logiikat kuuluvat tähän kokonaisuuteen.

Suunnittelussa huomioidaan suorituskyky, tilankäyttö, virrankulutus ja luotettavuus. Lisälogiikan tulisi olla modulaarista ja testattavaa sekä hyvin dokumentoitua, jotta sen vaikutus kokonaisuuteen on selvä. Se voidaan toteuttaa kiinteälaite- tai ohjelmallisesti sulautettuun järjestelmään, jolloin kontrollilogikkaa toteutetaan ohjelmaisesti.

Lisälogiikka on yleiskäsite eikä muodollinen standardi; sitä kutsutaan usein apu- tai hallintalogiiikaksi englanniksi. Termi esiintyy laajasti teknisessä kirjallisuudessa ja opetuksessa digitaalisessa suunnittelussa.