sünkroonloogikas

Sünkroonloogika on digitaalne loogika, kus kõik muutused olekutes toimuvad üheaegselt, vastavalt ühisele kellasignaalile. Selle vastand on asünkroonloogika, kus olekumuutused sõltuvad sisendsignaalide saabumisest. Sünkroonloogika süsteemid koosnevad tavaliselt registreid, kombinatsioonilistest loogikaväravatest ja kellageneraatorist. Kellasignaal tagab, et kõik registrid uuendavad oma väärtusi samal hetkel, mis lihtsustab disaini ja väldib ajastusprobleeme, mis võivad tekkida asünkroonloogikas.

Disainiprotsess sünkroonloogikas hõlmab esmalt funktsionaalsuse kirjeldamist riistvarakirjelduse keelega (HDL), näiteks Verilog või VHDL. Seejärel rakendatakse disain riistvaraks kasutades loogikaväravaid. Kellasignaali sagedus on kriitiline parameeter, mis määrab süsteemi maksimaalse töökiiruse. Liiga kõrge kellasagedus võib põhjustada ajastusrikke, kus signaalid ei jõua õigeaegselt stabiilsena muutuda.

Sünkroonloogika eelisteks on lihtsam disain ja verifitseerimine võrreldes asünkroonloogikaga. Sellest tulenevalt on see laialdaselt kasutusel enamikus digitaalsetes elektroonikaseadmetes, sealhulgas arvutites, nutitelefonides ja muudes sideseadmetes. Sünkroonloogika süsteemide jõudlus sõltub suuresti kellasagedusest ja loogika sügavusest, mis tähendab maksimaalset arvu loogikaväravaid, mille kaudu signaal läbib ühe kellatsükli jooksul.