asünkroonloogikas

Asünkroonloogika, tuntud ka kui kellasünkroonimata disain või kelladeta süsteemid, on digitaalse vooluringi projekteerimise meetod, mis erineb traditsioonilisest sünkroonloogikast, kus vooluringide olekud muutuvad kindlate perioodiliste kellasignaalide ajastamisel. Asünkroonloogikas kasutatakse selle asemel vastastikuseid sidemeid (handshaking) või muud tüüpi enesetimulemist, et sünkroonida erinevate plokkide tööd. See tähendab, et üks plokk teavitab teist, kui see on oma tööd lõpetanud ja on valmis järgmist toimingut tegema.

Peamine eelis asünkroonloogikas on selle potentsiaal saavutada suuremat kiirust, kuna see ei ole piiratud globaalse kellasignaali sagedusega. Vooluring töötab ainult siis, kui selleks on vaja ja saavutab oma maksimaalse potentsiaalse kiiruse. Samuti võib asünkroonloogika vähendada energiatarbimist, kuna kellageneraatorid ja -jaotusvõrgud, mis kulutavad märkimisväärselt energiat, puuduvad. Lisaks on asünkroonloogika loomupäraselt immuunne kellusünkroonimisprobleemide suhtes, nagu kelluviivitus ja kellumoonutus.

Siiski on asünkroonloogika projekteerimine keerulisem kui sünkroonloogika. Vastastikused sidemete protokollid nõuavad hoolikat planeerimist ja nende realiseerimiseks on vaja spetsiaalseid programmeerimistööriistu ja -tehnikaid. Ka vooluringide analüüs ja testimine võib olla keerulisem. Asünkroonloogikat kasutatakse sageli spetsiifilistes rakendustes, kus selle eelised kaaluvad üles projekteerimise keerukuse, näiteks kõrge jõudlusega protsessorid, telekommunikatsiooniseadmed ja raadiofrekvenssi (RF) komponendid.