sünkroonloogika

Sünkroonloogika, tuntud ka kui sünkroonne digitaalne ahel, on digitaalses elektroonikas kasutatav disainiparadigma, kus kõik muutused ahela olekus toimuvad samal ajal, sünkroonis ühtse kellasignaali ehk taktsignaaliga. See taktsignaal juhib järjestikuste elementide, nagu registreid ja flip-flope, tööd.

Sünkroonloogika peamine eelis on selle lihtsus ja ennustatavus. Kõik olekumuutused on hoolikalt ajastatud, mis vähendab oluliselt loogikateede vahelise ajastuse probleemide ehk race conditions tekkimise tõenäosust. See muudab sünkroonloogika disainimise, analüüsimise ja silumise lihtsamaks. Üldjuhul sisaldab sünkroonloogika kombinationaalseid loogikaelemente (väravad, mis arvutavad väljundi hetkelistest sisenditest) ja järjestikuseid elemente (registrid, mis salvestavad olekut ja on juhitud kellasignaaliga).

Iga kellasignaali impulsi ehk täistakti ajal loevad järjestikused elemendid oma sisendid, mis on eelnevalt arvutatud kombinationaalse loogika poolt, ja uuendavad oma olekut järgmise täistaktini. See deterministlik käitumine muudab sünkroonloogika sobivaks paljude rakenduste jaoks, sealhulgas mikroprotsessorid, arvutite mälu ja enamik digitaalseid süsteeme. Siiski võib sünkroonloogika efektiivsus ja kiirus olla piiratud, kuna kogu süsteemi töökiirus määratakse kindlaks kõige aeglasema loogikatee poolt.