Vgs0tilassa

Vgs0tilissa tarkoittaa sitä, että gate (portti) ja source (lähde) ovat sähköisesti samassa potentiaalissa, eli gate-source jännite Vgs on nolla voltin arvo. Termiä käytetään kuvaamaan tilaa transistoreissa, jossa portin ohjaus on estetty tai sen vaikutus tunnistetaan referenssinä. Vgs0tilassa voidaan tarkastella sekä MOSFET- että JFET-tyyppisten laitteiden ominaisuuksia.

MOSFET-tyypeissä Vgs0tilassa tilanne riippuu transistorin tyyppiluokasta. Enhancement-mode MOSFETissä Vgs on tavallisesti nolla, jolloin laite on käytännössä pois päältä ja drain-current Id on minimaalinen, lukuun ottamatta leakage-toimintaa. Kun Vgs kehittyy positiiviseksi ja ylittää kynnystahon Vth, laite kytkeytyy johtamaan. Depletion-mode MOSFETissä puolestaan Vgs=0 on normaalisti päällä, ja Id on Id0-rivissä; negatiivinen Vgs vähentää virtaa ja voi lopulta pysäyttää sen pinch-off-tilassa.

JFET-tyyppisissä laitteissa Vgs0tilassa Id vastaa Idss-arvoa, joka on suurin virta, kun gate on yhteydessä lähdepotentiaaliin. Negatiivinen Vgs pienentää Id:tä ja edelleen negatiiviset jännitteet voivat pysäyttää virran. Positiivinen Vgs ei yleensä käytännössä ole suositeltavaa, koska se voi etu- tai takajännittää pn-liitosta.

Käytännössä Vgs0tilaa käytetään viitemuotona suunnittelussa ja mittauksissa: se antaa lähtöpisteen siirtokäyrille, auttaa arvioimaan subthreshold-liikkeen, leakagein ja lämpötilan vaikutuksia sekä toiminnallisia rajoja. Laitteen typisiin ominaisuuksiin vaikuttavat valmistusprosessi, geometria ja lämpötila.