RISCarkkitehtuurit

RISC-arkkitehtuurit (Reduced Instruction Set Computer) viittaavat suunnitteluperiaatteisiin, joissa ohjeiden määrä on rajoitettu ja käskyt haytetään yksinkertaisiksi. Tavoitteena on nopea ja ennakoitu toteutus sekä helpompi käännösohjelmien optimointi. Yleisiä piirteitä ovat rekisteripohjainen laskenta, muistitoimintojen erottaminen erillisiksi lataa- ja tallenna-toiminnoiksi (load/store), sekä usein kiinteä tai yksinkertainen ohjepituus, mikä mahdollistaa tehokkaan pipelinoinnin.

Historian mieleenpainuvia vaiheita ovat 1980-luvun tutkimusprojektit, joissa RISC-ideat muotoutuivat käytäntöön. UC Berkeleyn RISC I ja RISC II olivat merkittäviä varhaisina esimerkkeinä, ja myöhemmin esille tulivat muun muassa Stanfordin MIPS-arkkitehtuuri sekä Sun Microsystems:n SPARC. ARM-arkkitehtuuri, alun perin Acornin kehittämä, kehittyi myös tämän liikkeen vaikutuksesta ja on sittemmin vakiintunut erityisesti mobiili- ja upotettuihin järjestelmiin.

Ominaisuuksiensa puolesta RISC-arkkitehtuureita yhdistävät useat yhteiset piirteet: suuri rekisteritiedostopino, yksinkertaiset ja vakioidut ohjeet sekä muistitoimintojen eriyttäminen. Kiinnostuksen kohteena on usein energiatehokkuus ja korkea suorituskyvyn/tiedostojen käännösten tehokkuus suurissa määräajoissa sekä pipelinoitavuus. Joissakin tapauksissa käytetään monia lyhyitä käskyjä yhdessä ohjelmallisesti optimoidussa putkessa.

Nykyään RISC-arkkitehtuureja käytetään laajasti: ARM hallitsee mobiili- ja upotettujen laitteiden markkinoita, kun taas RISC-V tarjoaa avoimen, laajasti kehitettävän standardin tutkimus- ja koulutuskäyttöön sekä räätälöityihin ratkaisuisiin. MIPS ja SPARC esiintyvät edelleen tietyillä alueilla, mutta kilpailevat markkinat ovat suurelta osin siirtyneet muihin arkkitehtuureihin. CISC-arkkitehtuureihin nähden RISCin periaatteet ovat edelleen vaikuttavia prosessorisuunnittelun valinnoissa.