Fetchstadiet

Fetchstadiet, eller fetch-stadiet, är vanligtvis den första etappen i en pipelined processor instruktioncykel. Dess huvudsakliga uppgift är att hämta nästa instruktion från instruktionsminnet baserat på programräknaren (PC). I de flesta arkitekturer uppdateras PC till nästa adress samtidigt som eller strax efter att fetch har utförts.

Under fetchstadiet läses instruktionen vanligtvis från en instruktionscache eller direkt från minnet via minneshierarkin. PC kan uppdateras till nästa adress, till exempel PC+steglängd, eller till en förutspådd adress i samband med grenförutsägelse. I moderna processorer används ofta grenförutsägelse för att möjliggöra fortsatt överlappning mellan fetch och senare steg i pipelinen, även om det innebär att vissa fetchförluster får hanteras när förutsägelserna blir fel.

Efter fetchstaden överförs instruktionen till dekodstaden, där operander, op-termer och instruktionstyp bestäms så att instruktionen kan exekveras i nästa steg. Fetchstaden kan påverkas av missar i instruktionscache eller TLB, vilket kan orsaka pipelinestopp eller omkastningar (flush) av pågående instruktioner för att återställa rätt flöde.

Variationer i fetchstadiet följer från arkitektur och designval: vissa pipelines hämtar en instruktion per kyle, andra hämtar flera instruktioner per cykel i superskalar arkitekturer. Genom att optimera fetchbredd, cacheåtkomst och grenförutsägelse påverkas processorernas genomströmning och latens.

Relaterade begrepp inkluderar instruktion fetch, pipeline, grenförutsägelse och instruktionscache.