ajoitussignaaleista

Ajoitussignaaleista on termi, jolla tarkoitetaan digitaalisten järjestelmien toimintaa synkronoivia signaaleja. Yleisimpiin ajoitussignaaleihin kuuluvat kellosignaali (clock) sekä erilaiset hallinta- ja ottoon liittyvät signaalit kuten reset, enable ja chip-select. Ajoituksen tarkoituksena on varmistaa, että data otetaan vastaan ja tallennetaan oikeaan aikaan.

Kellosignaalit syntyvät usein oskillatoreista ja kellonjakoverkosta sekä PLL- tai DLL-piireistä. Tärkeitä parametreja ovat taajuus, duty cycle, jitter sekä viiveet ja kellonjakoverkon rakenne – esimerkiksi globaali kellopiiri tai paikallinen jakelu. Signaalit voivat olla yksittäisiä tai differential-signaaleja.

Synkronoidussa suunnittelussa tiedot otetaan vastaan ja tallennetaan kellon reunalla. Tämä asettaa setup- ja hold-aikavaatimukset, joiden noudattaminen on ratkaisevaa oikean tiedonsiirron kannalta. Ajoitussignaaleja käsitellään siten, että ne pysyvät toleransseissa ja mahdollistavat oikean aikasiirron.

Haasteita ovat kellon jakelun aiheuttama viive-ero (skew) ja jitter sekä lämpötilan ja kuormituksen vaihtelut. Ratkaisuihin kuuluu kellobuffereiden käyttö, retiming, useamman kellokanavan hallinta sekä differential-signaalien käyttö (LVDS) ja PLL-/DLL-pohjainen ajoituksen stabilointi. Kelladomainien ylittäminen vaatii suunnittelussa huolellista synkronointia.

Mittauksessa ajoitussignaaleja analysoidaan aikadiagrammeilla, oskillometreillä ja loogisilla analyysivälineillä. Käytettyjä standardeja ja tasoja ovat CMOS/TTL, LVDS ja CML. Yleisesti signaalit voivat olla yksittäisiä tai differential-signaaleja, ja suunnittelussa huomioidaan kellomainojen välisen siirtymän.