Välimuistisuunnittelu

Välimuistisuunnittelu, tunnetaan myös englanniksi nimellä cache coherency, on tietotekniikan käsite, joka liittyy useiden prosessorien tai ytimien käyttämien välimuistien yhtenäisyyden varmistamiseen jaetussa muistijärjestelmässä. Kun useampi prosessori tai ydin voi muokata samaa dataa, on välttämätöntä, että jokaisella prosessorilla on käytössään ajantasainen kopio datasta. Välimuistisuunnittelu pyrkii ratkaisemaan tämän ongelman.

Yksinkertaisessa tilanteessa, jossa jokaisella prosessorilla on oma välimuistinsa, voi syntyä tilanne, jossa yksi prosessori päivittää datan välimuistissaan, mutta toinen prosessori käyttää vanhaa versiota datasta. Tämä johtaa epäjohdonmukaisuuteen ja virheellisiin tuloksiin. Välimuistisuunnittelun protokollat, kuten MESI (Modified, Exclusive, Shared, Invalid), MSI tai MOESI, pyrkivät varmistamaan, että kaikilla prosessoreilla on aina oikea ja ajantasainen data. Nämä protokollat määrittelevät välimuistin rivien tilat ja säännöt, joiden mukaan tilat muuttuvat, kun dataa luetaan tai kirjoitetaan.

Välimuistisuunnittelun toteutus voi tapahtua laitteistotasolla tai ohjelmistotasolla. Laitteistotason toteutus on nopeampi, mutta monimutkaisempi ja kalliimpi. Ohjelmistotason toteutus on yksinkertaisempi, mutta voi hidastaa järjestelmää. Tehokas välimuistisuunnittelu on kriittistä moniydinprosessorien ja klusterijärjestelmien suorituskyvylle.